ELECTRONIC COMPUTER WITH CACHE MEMORY

Patent number:

JP8095861

Publication date:

1996-04-12

Inventor:

AZEZAKI TSUTOMU

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:
- international:

G06F12/08

- european:

Application number:

JP19940227617 19940922


Priority number(s):

JP19940227617 19940922

Report a data error here

Abstract of JP8095861

PURPOSE: To execute the processing request from an MPU which is generated during cache flashing operation. CONSTITUTION: A cache memory 18a is managed by using a valid bit V and a dirty bit D as a status for managing the cache memory 18a and this electronic computer is equipped with a flash operation block 58 which performs the cache flashing operation for writing the updated data of a cache block back to a memory element 12 by inspecting the cache status and performing a flash execution report DF showing that the cache flashing operation is in processing and a flashing interruption report AF showing that the cache flashing operation is interrupted at an access request from an MPU 16a, and when the MPU 16a generated the access request during the flashing operation, the cache flashing operation is interrupted and access processing by the MPU 16 is performed.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-95861

(43)公開日 平成8年(1996)4月12日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

G06F 12/08

3 1 0 B 7623-5B

審査請求 未請求 請求項の数8 OL (全 11 頁)

(21)出願番号

特願平6-227617

(71)出願人 000003078

株式会社東芝

(22)出願日

平成6年(1994)9月22日

神奈川県川崎市幸区堀川町72番地

(72)発明者 畦崎 勉

東京都青梅市末広町2丁目9番地 株式会

社東芝青梅工場内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 キャッシュメモリを有する電子計算機

(57)【要約】

【目的】キャッシュフラッシュ動作中に発生したMPU からの処理要求を実行することを可能にする。

【構成】キャッシュメモリ18aを管理するステータス として、有効ピットV、ダーティピットDを用いて管理 を行なうものであって、キャッシュステータスを検査し て、データが更新されたキャッシュプロックのデータを メモリエレメント12に書き戻すキャッシュフラッシュ を実行すると共に、キャッシュフラッシュ中であること を表すフラッシュ実行通知DF、及びMPU16aから のアクセス要求に応じてキャッシュフラッシュを中断し ていることを表すフラッシュ中断通知AFを行なうフラ ッシュオペレーションプロック58を備え、フラッシュ 実行中にMPU16aによりアクセス要求があった場合 に、キャッシュフラッシュを中断してMPU16aによ るアクセス処理を実行可能にする。



【特許請求の範囲】

【請求項1】 演算処理を行なう処理手段と、前記処理 手段によって用いられる複数のキャッシュプロックに分 割されたキャッシュメモリと、前記キャッシュメモリを 制御するキャッシュ制御手段とを備えたプロセッサエレ メントが、前記処理手段により扱われる命令及びデータ を格納するメモリエレメントとシステムパスを介して接 続された電子計算機において、

前記キャッシュ制御手段は、前記キャッシュメモリを管 データがあることを示す有効ピットV、キャッシュプロ ックに格納されているデータが更新されていることを表 すダーティビットDを用いて管理を行なうものであっ て、

前記処理手段からの特殊命令に応じて、全キャッシュブ ロックに関する前記キャッシュステータスを検査して、 データが更新されたキャッシュプロックのデータを前記 メモリエレメントに書き戻すキャッシュフラッシュを実 行すると共に、キャッシュフラッシュ中であることを表 ・すフラッシュ実行通知、及び前記処理手段からのアクセ 20 ス要求によってキャッシュフラッシュを中断しているこ とを表すフラッシュ中断通知を行なうフラッシュ手段を 備え、

前記フラッシュ手段は、前記フラッシュ実行通知がフラ ッシュ実行中を示す際に前記処理手段によりアクセス要 求があった場合に、キャッシュフラッシュを中断してフ ラッシュ中断通知を行ない、前記処理手段によるアクセ ス処理を実行可能にすることを特徴とする電子計算機。

【請求項2】 前記キャッシュ制御手段は、

新たにキャッシュプロックの更新されたデータをメモリ 30 エレメントに書き戻したことを表すフラッシュ完了ビッ トFを、さらに前記ステータスとして設けて前記キャッ シュメモリを管理するもので、

前記処理手段からのライトアクセス要求があった場合 に、前記ライトアクセス要求の対象となるキャッシュプ ロックに対してライト処理を実行するライト処理手段

前記ライト処理手段によるライト処理の対象となるキャ ッシュプロックが、ダーティプロックであり、前記フラ ッシュ手段によるフラッシュの中断前にキャッシュフラ 40 ッシュが完了したプロックではない場合に、当該キャッ シュプロックのデータを前記メモリエレメントに書き戻 し、当該キャッシュプロックに対応するステータスのフ ラッシュ完了ピットをフラッシュ済みにセットする書き 戻し手段と、

をさらに具備し、

前記処理手段は、前記書き戻し手段によりフラッシュ済 みにセットされていれば、前記メモリエレメントへの書 き戻しを行なわないことを特徴とする請求項1記載の電 子計算機。

【請求項3】 前記書き戻し手段は、

前記フラッシュ手段によるキャッシュフラッシュの実行 中に前記処理手段からアクセス要求があり、前記キャッ シュメモリに対してキャッシュアロケートを行なう場合 に、前記ステータスに基づいて有効でないプロックまた はダーティでないブロックを優先的に追い出し、

追い出すべきプロックが存在しない場合に、前記処理手 段によるアクセス対象とするプロックがフラッシュの完 了したプロック以外であって、フラッシュ完了ビットF 理するステータスとして、キャッシュプロックに有効な 10 がフラッシュ済みにセットされていないキャッシュプロ ックをメモリエレメントに書き戻すことを特徴とする請 求項2記載の電子計算機。

> 【請求項4】 前記メモリエレメントが2重化された電 子計算機であって、

前記フラッシュ手段は、

第1のメモリエレメントに対してキャッシュフラッシュ を行なう時は、前記処理手段からの全てのライトアクセ ス要求に対して、フラッシュ完了ピットFをフラッシュ 済みにセットし、

第2のメモリエレメントに対するキャッシュフラッシュ を前記フラッシュ完了ピットFを含む前記ステータスに 基づいてキャッシュフラッシュを行なうことを特徴とす る請求項2または請求項3記載の電子計算機。

【請求項5】 演算処理を行なう処理手段と、前記処理 手段によって用いられる複数のキャッシュブロックに分 割されたキャッシュメモリと、前記キャッシュメモリを 制御するキャッシュ制御手段とを備えたプロセッサエレ メントが、前記処理手段により扱われる命令及びデータ を格納するメモリエレメントとシステムパスを介して接 続された電子計算機において、

前記キャッシュ制御手段は、

前記キャッシュメモリを管理するステータスとして、キ ャッシュプロックに有効なデータがあることを示す有効 ビットV、キャッシュプロックに格納されているデータ が更新されていることを表すダーティビットDを用いて 管理を行なうものであって、

前記処理手段からの特殊命令に応じて、全キャッシュブ ロックに関する前記キャッシュステータスを検査して、 データが更新されたキャッシュプロックのデータを前記 メモリエレメントに書き戻すキャッシュフラッシュを実 行すると共に、キャッシュフラッシュ中であることを表 すフラッシュ実行通知を行ない、

キャッシュフラッシュの実行中に前記処理手段によりア クセス要求があった場合に、キャッシュフラッシュを中 断してフラッシュ中断通知を行ない、

前記処理手段によるキャッシュフラッシュ動作中のアク セス処理を実行可能にすることを特徴とするキャッシュ 制御方法。

【請求項6】 前記キャッシュ制御手段は、

50 新たにキャッシュプロックの更新されたデータをメモリ

エレメントに書き戻したことを表すフラッシュ完了ピッ トFを、さらに前記ステータスとして設けて前記キャッ シュメモリを管理するもので、

キャッシュフラッシュ実行中に前記処理手段によるライ トアクセス要求があった場合に、

前記キャッシュメモリの当該キャッシュプロックが、既 にダーティブロックであり、フラッシュの中断前にキャ ッシュフラッシュが完了したプロックである時、

当該キャッシュプロックのデータを前記メモリエレメン トに書き戻し、

当該キャッシュプロックに対応するステータスのフラッ シュ完了ピットをフラッシュ済みにセットし、

フラッシュ完了ビット下がフラッシュ済みにセットされ ているキャッシュプロックに対しては前記メモリエレメ ントへの書き戻しを行なわないことを特徴とする請求項 5記載のキャッシュ制御方法。

【請求項7】 キャッシュフラッシュの実行中に前記処 理手段からアクセス要求があり、前記キャッシュメモリ に対してキャッシュアロケートを行なう場合に、前記ス テータスに基づいて有効でないプロックまたはダーティ でないプロックを優先的に追い出し、

追い出すべきプロックが存在しない場合に、前記処理手 段によるアクセス対象とするプロックがフラッシュの完 了したプロック以外であって、フラッシュ完了ピットド がフラッシュ済みにセットされていないキャッシュプロ ックをメモリエレメントに書き戻すことを特徴とする請 求項6記載のキャッシュ制御方法。

【請求項8】 前記メモリエレメントが2重化された電 子計算機であって、

第1のメモリエレメントに対してキャッシュフラッシュ 30 を行なう時は、前記処理手段からの全てのライトアクセ ス要求に対して、フラッシュ完了ピットFをフラッシュ 済みにセットし、

第2のメモリエレメントに対するキャッシュフラッシュ を前記フラッシュ完了ビットFを含む前記ステータスに 基づいてキャッシュフラッシュを行なうことを特徴とす る請求項6または請求項7記載のキャッシュ制御方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、キャッシュメモリを有 40 する計算機に関する。

[0002]

【従来の技術】多重化計算機においては、プログラムの 実行の途中経過(チェックポイント)をメインメモリに 保存しておき、障害が発生したときにチェックポイント から再実行をはかるチェックポイントリスタート方式を 採用して、システムダウンを回避する構成としたものが ある。

【0003】チェックポイントリスタート方式について

54,819号、特開昭59-160899号、また論 文Philip A. Bernstein, "Sequoia: A Fault-Tolerant Tightly Coupled Multiprocessor for Transaction Pro cessing," IEEE Computer, Feb. 1988, pp.37-45. に記 載されている。

【0004】図6には、チェックポイントリスタート方 式を採用する多重化計算機のシステム構成の一例を示し ている。図6に示す多重化計算機は、2つのプロセッサ エレメント (PE1) 10a, (PE2) 10bと、1 つのメモリエレメント (ME1) 12が、システムバス 14を介して相互に接続されて構成されている。それぞ れのプロセッサエレメント (PE1) 10a. (PE 2) 10 bは、独立に動作している。各プロセッサエレ メント (PE1) 10a, (PE2) 10bには、MP U16a, 16b、キャッシュメモリ18a, 18b、 及びキャッシュコントローラ19a, 19bが設けられ ている。キャッシュメモリ18a, 18b内のデータの 管理は、それぞれ専用のハードウェアであるキャッシュ コントローラ19a、19bによって行なう。また、M 20 PU16a、16bには、複数のレジスタが存在し、図 中R1, …, Rn によって示している。

【0005】また、図7には、チェックポイント方式に おいて障害が発生した場合の処理の流れを示している。 図7に示す流れに従って、図6に示す多重化計算機の動 作について以下に説明する。

【0006】チェックポイント処理を行なう時間 t (n) になると、プロセッサエレメント (PE1) 10 aのMPU18aは、一時処理を中断し、全てのレジス 夕の内容R1, …, Rn をメモリエレメント (ME1) 12の固定領域C1に直接書き込む。そして、キャッシ ュの更新されたデータDB1 , …, DBk を、メモリエ レメント (ME1) 12に書き戻す (図7, P0)。

【0007】チェックポイント処理が完了すると、中断 していた処理を再開する。その後、障害Xがプロセッサ エレメント(PE1)10aで発生すると、プロセッサ エレメント (PE1) 10 aをシステム構成から切り離 し、プロセッサエレメント(PE2)10bによって、 プロセッサエレメント (PE1) 10aが行なっていた 処理を引き継ぐ。

【0008】この時、プロセッサエレメント(PE2) 12bは、チェックポイントt(n)で、メモリエレメ ント (ME1) 12に保存されたプログラムの状態から 処理を再開する。

【0009】プロセッサエレメント(PE2)10b は、プロセッサエレメント (PE1) 10 a が行なって いた処理をPOの時点から再開するので、図7中に示す P 0 からXまでにプロセッサエレメントPE 1 が行なっ ていた処理結果が無効化されなければならない。

【0010】これは、チェックポイント以外では、更新 は、例えばUSP4, 819, 154号、USP4, 6 50 されたキャッシュブロックCBのデータをメモリエレメ

とする。

5

ント (ME1) 12に書き戻さないようにして実現す る。このため、チェックポイント処理を頻繁に行なわな いように、キャッシュ方式は、例えばnウェイ・セット ・アソシエイティプ方式をとり、数MBの大容量のキャ ッシュにするのが一般的である。

【0011】この種、キャッシュ方式においては、キャ ッシュプロックのデータをメモリエレメントに書き戻す 必要がある場合には、MPUに対して割り込みが発生さ れる。MPUは、データをメモリエレメントに書き戻す 処理、すなわちフラッシュ動作を実行させるためのフラ 10 ッシュ特殊命令FCを、キャッシュコントローラに出力 する。

【0012】キャッシュコントローラは、フラッシュ動 作を開始し、キャッシュメモリに格納されたデータをキ ャッシュプロック単位で管理するためのキャッシュタグ (データが有効であることを示す有効ビットV、及びデ ータが書き替えられたことを示すダーティピットDを含 む) を順次検索する。ここで、書き替えられたデータ、 すなわちダーティビットDが「1」(書き替えられてい ることを示す)のプロックがあればメモリエレメントに 20 書き戻す。この動作を、キャッシュの全領域について実 施する。

【0013】従来では、前述のようなフラッシュ動作が 実行されている間に、MPUからのアクセス要求があっ た場合には、MPUは、フラッシュ動作が完了するまで 待っていなければならない。すなわち、フラッシュ動作 中に、MPUからのアクセス要求に応じて、キャッシュ メモリ中のデータを変更してしまうと、メモリエレメン トに書き戻したデータとの一貫性が失われてしまうこと があるためである。

[0014]

【発明が解決しようとする課題】このように従来の多重 化計算機においては、フラッシュ動作中にはデータの一 貫性を保つために、MPUからの処理要求があったとし ても、MPUを待機させる必要があった。フラッシュ機 構はハードウェアにより実現されているが、キャッシュ の全ブロックのタグを検索しなければならないので非常 に時間がかかってしまう。従って、フラッシュ動作中に 処理を要求したMPUは、非常に長い時間待機させられ てしまうことがあった。

【0015】本発明は前記のような事情を考慮してなさ れたもので、キャッシュプロックのデータをメインメモ りに書き戻すフラッシュ動作中に発生したMPUからの 処理要求を実行することが可能な計算機を提供すること を目的とする。

[0016]

【課題を解決するための手段及び作用】本発明は、演算 処理を行なう処理手段と、前記処理手段によって用いら れる複数のキャッシュプロックに分割されたキャッシュ メモリと、前記キャッシュメモリを制御するキャッシュ 50

制御手段とを備えたプロセッサエレメントが、前記処理 手段により扱われる命令及びデータを格納するメモリエ レメントとシステムバスを介して接続された電子計算機 において、前記キャッシュ制御手段は、前記キャッシュ メモリを管理するステータスとして、キャッシュプロッ クに有効なデータがあることを示す有効ビットV、キャ ッシュブロックに格納されているデータが更新されてい ることを表すダーティピットDを用いて管理を行なうも のであって、前記処理手段からの特殊命令に応じて、全 キャッシュプロックに関する前記キャッシュステータス を検査して、データが更新されたキャッシュプロックの データを前記メモリエレメントに書き戻すキャッシュフ ラッシュを実行すると共に、キャッシュフラッシュ中で あることを表すフラッシュ実行通知、及び前記処理手段 からのアクセス要求によってキャッシュフラッシュを中 断していることを表すフラッシュ中断通知を行なうフラ ッシュ手段を備え、前記フラッシュ手段は、前記フラッ

【0017】これにより、フラッシュ実行中であって も、処理手段(MPU)からのアクセス要求を優先して 実行させることができるので、処理手段を待ち状態にす ることが回避される。

シュ実行通知がフラッシュ実行中を示す際に前記処理手

段によりアクセス要求があった場合に、キャッシュフラ

ッシュを中断してフラッシュ中断通知を行ない、前記処

理手段によるアクセス処理を実行可能にすることを特徴

【0018】また、前記キャッシュ制御手段は、新たに キャッシュプロックの更新されたデータをメモリエレメ ントに書き戻したことを表すフラッシュ完了ピットF 30 を、さらに前記ステータスとして設けて前記キャッシュ メモリを管理するもので、前記処理手段からのライトア クセス要求があった場合に、前記ライトアクセス要求の 対象となるキャッシュプロックに対してライト処理を実 行するライト処理手段と、前記ライト処理手段によるラ イト処理の対象となるキャッシュプロックが、ダーティ ブロックであり、前記フラッシュ手段によるフラッシュ の中断前にキャッシュフラッシュが完了したプロックで はない場合に、当該キャッシュプロックのデータを前記 メモリエレメントに書き戻し、当該キャッシュプロック に対応するステータスのフラッシュ完了ピットをフラッ シュ済みにセットする書き戻し手段と、をさらに具備 し、前記処理手段は、前記書き戻し手段によりフラッシ ュ済みにセットされていれば、前記メモリエレメントへ の書き戻しを行なわないことを特徴とする。

【0019】これにより、キャッシュフラッシュが中断 された際のアクセス要求の対象プロックが、フラッシュ 中断前にフラッシュが完了しているか否かで、データの 不整合が生じないように管理される。

【0020】また、前記書き戻し手段は、前記フラッシ ュ手段によるキャッシュフラッシュの実行中に前記処理

40

手段からアクセス要求があり、前記キャッシュメモリに対してキャッシュアロケートを行なう場合に、前記ステータスに基づいて有効でないブロックまたはダーティでないプロックを優先的に追い出し、追い出すべきブロックが存在しない場合に、前記処理手段によるアクセス対象とするプロックがフラッシュの完了したブロック以外であって、フラッシュ完了ピットFがフラッシュ済みにセットされていないキャッシュプロックをメモリエレメントに書き戻すことを特徴とする。

【0021】これにより、キャッシュオーパフローが発 10 生する場合には、フラッシュ完了ビットFを参照して本 来書き戻す必要があるプロックを追い出すことにより、 フラッシュ中断に関係なくデータ整合性が保たれる。

【0022】さらに前記メモリエレメントが2重化された電子計算機であって、前記フラッシュ手段は、第1のメモリエレメントに対してキャッシュフラッシュを行なう時は、前記処理手段からの全てのライトアクセス要求に対して、フラッシュ完了ピットFをフラッシュ済みにセットし、第2のメモリエレメントに対するキャッシュフラッシュを前記フラッシュ完了ピットFを含む前記スクテータスに基づいてキャッシュフラッシュを行なうことを特徴とする。

【0023】これにより、メモリエレメントが2重化されたシステムであっても、各メモリエレメントに対するキャッシュフラッシュが中断されても、データの整合性を保ちながら処理手段(MPU)のアクセス要求を実行させることができる。

[0024]

【実施例】以下、図面を参照して本発明の一実施例を説明する。図1は本実施例に係わる多重化計算機における 30 キャッシュコントローラの詳細な構成を説明するためのプロック図である。多重化計算機の概略構成は、従来技術の説明で用いた図6と同じであるものとする。図1では1つのプロセッサエレメント(PE1)10aとメモリエレメント(ME1)12のみを示している。

【0025】プロセッサエレメント10aには、MPU 16a、キャッシュメモリ (CM) 18a、及びキャッシュコントローラ51が設けられている。なお、他のプロセッサエレメント (PE2) 10bにもキャッシュコントローラ51と同様の構成によるキャッシュコントロ 40 ーラが設けられているものとする。

【0026】本実施例において、キャッシュメモリ(CM)18aは、32Kライン、4プロック/ライン、32パイト/ブロック構成であるものとする。MPU16aが出力するMPUアドレスMAは、図2に示すように、32ビットであるものとする。キャッシュメモリ18a中のキャッシュプロックCBは、MPUアドレスMAのビット18から5(プロックアドレスBA)でアドレスされ、キャッシュプロックCB内の各パイトは、MPUアドレスMAのビット4から0でアドレスされる。

8

MPUアドレスMAのピット31から19 (アドレスタグTA) は、後述するキャッシュタグによってキャッシュのヒット/ミスを判定するために用いられる。

【0027】キャッシュコントローラ51は、キャッシュメモリ18aのデータの管理を行なう専用のハードウェアである(詳細については後述する)。なお、本実施例では、4ウェイ・セット・アソシアティブ方式を用いているものとする。

【0028】図1に示すように、キャッシュコントローラ51は、タグ(TAG)プロック52、プロセッサインタフェース(PIF)プロック53、リードオペレーション(ROP)プロック54、ライトオペレーション(WOP)プロック55、キャッシュアロケート(CA)プロック56、コピーバック(WB)プロック57、フラッシュオペレーション(FOP)プロック58、システムパスインタフェース(SIF)プロック59、及びマルチプレクサ(MUX)60によって構成されている。

【0029】TAGプロック52は、キャッシュメモリ 18 a内のデータを管理するためのキャッシュタグを記 憶しておくものである。キャッシュタグの構成を、図3 に示す。キャッシュタグは、MPUアドレスMAのプロ ックアドレスBAでアドレスされ、一度に1ライン分の プロック (4プロック) が読み出される。1ライン中の 各プロックのキャッシュタグは、TAG0, TAG1, TAG2, TAG3 で区別される。また、キャッシュタ グは、アドレスタグTAとキャッシュステータスSTA Tで構成される。アドレスタグTAには、MPUアドレ スMAのピット31から19が格納されており、アクセ スの対象とするデータがキャッシュメモリ18 a に存在 するか否か(キャッシュのヒット/ミス)の判定に使用 される。キャッシュステータスSTATは、プロックが 有効であることを表す有効ビットV (V=1で有効を示 す)、プロックが更新されていることを表すダーティビ ットD(D=1でダーティを示す)、先行してキャッシ ュメモリ18a中のデータのフラッシュが完了したこと を表すフラッシュピットF(F=1でフラッシュ完了を 示す)からなる。以下の説明では、単にTAG、TA、 STATと表した場合、キャッシュにヒットしたプロッ クを示すものとする。TAGi, TAi, STATi と 表した場合は、1ライン全てのタグを示すものとする (i = 0, 1, 2, 3).

【0030】PIFプロック53は、MPU16aとのインタフェースを司るもので、MPUアドレスMA、各種命令(リードアクセス要求RD、ライトアクセス要求WD、フラッシュ特殊命令FC等)の入力、及びデータの授受を行なう。PIFプロック53は、MPU16aからリードアクセス要求(RD)があるとROPプロック54を起動し、MPU16aからライトアクセス要求(WR)とWOPプロック55を起動する。また、フラ

50

らのアクセス要求(MPUアクセス信号DP=1)に応じてフラッシュ操作を中断した際にはフラッシュ中断信号AF(AF=1でフラッシュ中断を示す)を、PIFブロック53を介してROP54またはWOPブロック55に出力する。なお、FOPブロック58には、TAGブロック52の検索すべき位置(ライン)を示す検索

10

【0036】システムパスインタフェース(SIF)プロック59は、メモリエレメント12とのインタフェースを司るもので、ROPプロック54、WOPプロック55、CAプロック56、WBプロック57と接続されている。

アドレスカウンタ (SA) 58 a が設けられている。

【0037】マルチプレクサ(MUX)60は、MPU 16aからのMPUアドレスMA(プロックアドレスBA)、及びFOPプロック58からのMPUアドレスM Aを入力し、択一的にTAGプロック52に供給するものである。通常は、MPU16aからのMPUアドレス MAを選択しており、必要に応じてFOPプロック58 からのMPUアドレスMAを選択して供給する。

② 【0038】次に、本実施例における計算機システムの動作について説明する。はじめに、フラッシュ動作について説明する。まず、MPU16aからのフラッシュ特殊命令FCを、キャッシュコントローラ51は、PIFプロック53によって受けとる。PIFプロック53は、FOPプロック58を起動し(FC通知)、フラッシュ動作を開始させる。一方で、MPU16aに対しては、バストランザクションを完了させる。

【0039】FOPプロック58は、起動されると検索 アドレスカウンタ(SA)58aを「0」にクリアし、 フラッシュ実行信号DFを「1」にセットする。フラッ シュ実行信号DFは、フラッシュ操作が完了するまで 「1」に保持される。

【0040】次に、FOPプロック58は、TAGプロック52から、検索アドレスカウンタ(SA)58aが指すキャッシュタグTAGi(i=0,1,2,3)を読出し、キャッシュステータスの有効ピットSTATi(V)(i=0,1,2,3)、及びダーティピットSTATi(D)(i=0,1,2,3)とフラッシュピットSTATi(F)(i=0,1,2,3)を検査する。

【0041】ここで、各プロックのフラッシュビットFが「0」、有効ビットVが「1」で、かつダーティビットDが「1」であれば、そのキャッシュプロックCBが更新されているため(ダーティプロック)、FOP58は、WBプロック57を起動する。WBプロック57は、該当するTAGi(i=0, 1, 2, 3)に応じて、該当するプロックのデータをキャッシュメモリ18 aから読出し、SIFプロック59を介してメモリエレメント12に書き戻す(コピーバック)。

【0042】1ライン中の各プロックについてコピーバ

ッシュ特殊命令FCがMPU16aから発行されると、PIFプロック53は、FOPプロック58を起動して、フラッシュ処理を実行させる。また、MPU16aからのアクセス要求があった場合に、この旨を示すMPUアクセス信号DP(DP=1でアクセス要求有りを示す)をFOPプロック58に通知する。すなわち、MPUアクセス信号DPにより、FOPプロック58によるフラッシュ動作を中断させて、アクセス要求の処理を実行できるようにする。

【0031】ROPプロック54は、PIFプロック53によって起動され、キャッシュヒット(TAGプロック52からのHit=1の通知)時に、TAGプロック52から得られるタグ(TA、STAT)をもとに、キャッシュメモリ18aからデータの読み込みを行なう。キャッシュミス時には、CAプロック56を起動して、メモリエレメント12からデータの読み込みを実行させる。

【0032】WOPプロック55は、PIFプロック53によって起動され、キャッシュヒット(TAGプロック52からのHit=1の通知)時にTAGプロック52から得られるタグ(TA、STAT)をもとに、キャッシュメモリ18aに対する書き込みを行なう。キャッシュミス時には、CAプロック56を起動して、メモリエレメント12からデータの読み込みを実行させる。

【0033】 CAプロック56は、ROPプロック54、及びWOPプロック55から起動され、キャッシュミス時に、有効なデータをSIFプロック59を介してメモリエレメント12から読み出してキャッシュメモリ18aに書き込む。

【0034】WBプロック57は、FOPプロック58、WOPプロック55、またはCAプロック57から起動され、キャッシュメモリ18aの書き戻すべきデータ(キャッシュステータスSTAT(D)が「1」)をSIFプロック59を介してメモリエレメント12に書き戻す(コピーバック)。

【0035】FOPプロック58は、フラッシュ処理を制御するもので、TAGプロック52に格納されたタグに基づいて、WBプロック57を用いてキャッシュメモリ18a中の書き戻すべきデータをメモリエレメント12にフラッシュするものである。FOPプロック58 40は、MPU16aからフラッシュ特殊命令FCが出力された際に、PIFプロック53によって起動され(FC通知)、MPUアドレスMAに応じてTAGプロック52からキャッシュタグTAGi(i=0,1,2,3)を読出して、タグアドレスTA、キャッシュステータスSTAT(有効ビットV、ダーティビットD、フラッシュピットF)の検査を行なう。また、FOPプロック58は、FC通知に応じてフラッシュ操作を開始した際にはフラッシュ実行信号DF(DF=1でフラッシュ実行中を示す)を、またフラッシュ操作中にMPU16aか50

30

ックが完了すると、FOPプロック 58は、検索アドレスカウンタ(SA) 58 aをカウントアップ(+1)する。また、1 ライン中の全てのプロックのダーティビットDが「0」の時は、FOPプロック 58 は、メモリエレメント 12 に書き戻すべきデータがないので、検索アドレス(SA) 58 aをカウントアップ(+1)するだけで、次のラインに検索対象を移す。

【0043】この時、キャッシュステータスSTATのフラッシュ完了ビットSTATi(F)が「1」であれば、すでにそのプロックはメモリエレメントにコピーバ 10ックされているので、ダーティビットD=1であってもコピーバックを行なわずに、フラッシュ完了ビットSTATi(F)を「0」にクリアする。

【0044】以上の処理をキャッシュの全領域、すなわちTAGプロック52の全てキャッシュタグを検索し、各キャッシュプロックについて実施する。ところで、前述のようなフラッシュ動作の実行中に、MPU16aからのアクセス要求があった場合、あるトランザクションが完了した切りが良い時点、例えばFOPプロック58が検索アドレス(SA)58aをカウントアップ(+1)した後で、フラッシュ中断信号AFを「1」にセットしフラッシュ動作を中断する。

【0045】その後、MPU16aからのアクセス要求に対する処理が終了すると(DP=0)、フラッシュ中断信号AFを「0」にクリアしフラッシュ動作を再開する。すなわち、本発明のシステムでは、フラッシュ動作中であってもMPU16aからのアクセス要求(リードアクセス要求RD、ライトアクセス要求WD)がある場合には、MPU16aをフラッシュ動作が完了するまで待機させるのではなく、アクセス要求を優先させて実行30できるようにフラッシュ動作を中断させる。

【0046】 MPU16aからアクセス要求があると、PIFプロック53は、MPUアクセス信号DPを「1」にセットする。この時、フラッシュ実行中(DF=1)であれば、フラッシュ動作が中断されるのを待って(AF=1)、要求された処理を起動させる。

【0047】フラッシュが中断されると(AF=1)、MPU16aアクセスを行なう。なお、リードアクセス要求RD、及びライトアクセス要求WDがあった場合のそれぞれの動作については後述する。

【0048】MPU16aアクセスが完了すると、MPU16aアクセス信号DPを「0」にクリアし、フラッシュ動作が再開される。次に、MPU16aからリードアクセス要求RDがあった場合について説明する。

【0049】MPU16aからリードアクセス要求RDがあると、PIFプロック53は、MPUアクセス信号DPを「1」にセットし、フラッシュ動作の中断をFOPプロック58に要求する。

【0050】MPUアクセス信号DPによりフラッシュ 動作の中断を要求すると、フラッシュ実行中であれば、 FOPプロック58によって、前述したようなフラッシュ中断のための処理が実行されフラッシュ中断信号AFが「1」にセットされる。

12

【0051】フラッシュ動作が中断または完了すると (AF=1orDF=0)、FOP58は、TAGプロック52から、検索アドレスカウンタ(SA)58aが 指すキャッシュタグTAGiを読み出す。

【0052】ここで、キャッシュにヒットした場合(Hit=1)、ROP54は、ヒットしたTAG(TA、STAT)に応じて、キャッシュメモリ18aからデータを読み出してMPU16aへデータを送信する。そして、ROP54は、フラッシュ動作が再開できるようにMPUアクセス信号DPを「0」にセット(PIFプロック53を介してFOPプロック58に通知)する。また、FOP58は、フラッシュ中断信号AFを「0」にセットする。

【0053】一方、キャッシュにミスヒットした場合 (Hit=0)、ROP54は、メモリエレメント12 からデータを読み込み、キャッシュアロケートするため にCAプロック56を起動し、SIFプロック59を介 してメモリエレメント12からデータを読み出す。

【0054】CAプロック56は、タグプロック53のプロックスアドレスBAにより指定されるライン中の全てのプロックの有効ビットSTATi(V)(i=0, 1, 2, 3)と、ダーティビットSTATi(D)(i=0, 1, 2, 3)を検査する。

【0055】1ライン内に有効ピットSTATi (V)が「1」にセットされていないプロックがあれば、そのプロックのデータは不要なので、同プロックに対しキャッシュアロケートを行なう。

【0056】1ライン内の全てのブロックの有効ビットSTATi(V)が「1」にセットされている場合、何れかのブロックをキャッシュから迫い出す必要がある。 通常は、MPU16aにキャッシュオーバフローを通知してフラッシュ操作を行なうが、フラッシュ動作中のアクセス要求に対する処理の場合であれば、次のようにして何れかのブロックをキャッシュから追い出す。

【0057】一般に何れのプロックを追い出すかは、例えばランダム法やLRU (Least Recent!t Used) 法などに基づいて決定するが、本発明におけるキャッシュ追い出しの方法は、さらにダーティビットSTATi

(D) が「1」にセットされていない (メモリエレメント12にデータを書き戻す必要がない) プロックを優先的に追い出してキャッシュアロケートを行なう。

【0058】該当するプロックが存在せず(全てのダーティピットSTATi (D)が「1」)、検索アドレス(SA)58aがプロックアドレスBAより小さい(SA<BA)場合、すなわち図4(a)に示すように、対象とするプロックのフラッシュが完了されておらず、フラッシュピットSTATi (F)が「0」のプロックが

あれば、WBプロック57は、メモリエレメント12に そのプロックのデータを書き戻す(コピーバック)。そ して、そのキャッシュプロックにキャッシュアロケート を行なう。

【0059】これに対して、図4(b)に示すように、 検索アドレスSAがブロックアドレスBA以上で(SA ≧BA)、1ライン内の全プロックのダーティビットS TATi (D) が「1」の時、または検索アドレスSA がプロックアドレスBAより小さく(SA<BA、フラ ッシュが完了していない)、1ライン内の全てのプロッ クのフラッシュピットSTATi (F)が「1」でか つ、ダーティピットSTATi (D) が「1」の場合に は、キャッシュアロケートは失敗となる。

【0060】この場合、MPU16aヘキャッシュオー パフローが通知され、現在のフラッシュ動作が完了する まで、MPU16aの全ての処理は待たされる。現在の フラッシュ動作が完了すると、再度フラッシュ命令を実 行する必要がある。

【0061】キャッシュアロケートが成功すると、RO Pプロック54は、MPU16aが要求したデータをキ 20 ャッシュメモリ18aから読み出して送信する。次に、 MPU16aからライトアクセス要求WDがあった場合 について説明する。

【0062】MPU16aからライトアクセス要求WR があると、PIFプロック53は、MPUアクセス信号 DPを「1」にセットし、フラッシュ動作の中断をFO Pプロック58に要求する。

【0063】MPUアクセス信号DPによりフラッシュ 動作の中断を要求すると、フラッシュ実行中であれば、 FOPプロック58によって、前述したようなフラッシ 30 ュ中断のための処理が実行され、フラッシュ中断信号A Fが「1」にセットされる。

【0064】フラッシュ動作が中断または完了すると (AF=1orDF=0)、FOP58は、TAGプロ ック52から、検索アドレスカウンタ(SA)58aが 指すキャッシュタグTAGi を読み出す。

【0065】ここで、キャッシュにヒットした場合(H i t = 1) でかつ、そのキャッシュステータスのフラッ シュビットSTAT (F) が「1」なら、WOP55 は、キャッシュメモリ18aに対してライトを行なう。 キャッシュヒットでフラッシュが完了したプロック(S A≧BA) に対するライト動作は成功する。

【0066】キャッシュにヒットした場合 (Hit= 1) でかつ、そのブロックのフラッシュピットSTAT (F) が「O」でダーティピットSTAT (D) が 「1」の時、検索アドレスSAがプロックアドレスBA より小さい (SA<BA) なら、そのブロックはメイン メモリヘフラッシュされていないので、メモリエレメン ト(ME1) 12へそのブロックのデータを書き戻し

「1」にセットする。

【0067】一方、キャッシュにミスヒットした場合 (Hit=0) は、WOP55は、キャッシュアロケー トを行なうため、CAプロック56を起動し、SIFブ ロック59を介してメモリエレメント12からデータを 読み出す。

14

【0068】 CAプロック56は、前述したリードアク セス要求RDに対してキャッシュにミスヒットした(H i t = 0) 場合と同様にして、キャッシュアロケートを 10 行なう。

【0069】キャッシュアロケートが成功すると、CA プロック56は、MPU16aからのライトを行ない、 ダーティビットDと、検索アドレスSAがプロックアド レスBAより小さい(SA<BA)なら、キャッシュス テータスSTATのフラッシュピットFも「1」にセッ トする。

【0070】MPU16aからのライトアクセスが完了 すると、PIFプロック53は、MPUアクセス信号D Pを「O」にセットし、フラッシュ動作を再開させる。 同時に、FOP58は、再度TAGプロック52からキ ャッシュタグを読み出し、キャッシュステータスSTA Tを検査する。

【0071】検索アドレスSAがプロックアドレスBA より小さく (SA<BA)、1ライン全てのキャッシュ プロックの有効ビットSTATi (V)とダーティビッ トSTATi (D)、及びフラッシュ完了ピットSTA Ti (F) が全て「1」の時、または検索アドレスSA がプロックアドレスBA以上(SA≧BA)で、1ライ ン全てのキャッシュブロックの有効ビットSTATi (V) とダーティピットSTATi (D) が全て「1」 の時は、MPU16aに対してキャッシュオーバーフロ 一割り込みを発生させる。

【0072】 このようにして、キャッシュコントローラ 51は、MPU16aからのフラッシュ特殊命令FCを 受けると、FOPプロック58によってキャッシュタグ のキャッシュステータスSTATを検査して、データが 更新されたプロックについてメモリエレメントに書き戻 す。その際、MPU16aからリードアクセス要求RD あるいはライトアクセス要求WDがあると、キャッシュ フラッシュ動作を中断して、フラッシュ中断信号AFに よって通知し、アクセス要求を実行可能な状態にする。 これにより、フラッシュ動作を中断させて、MPU16 aのアクセス要求を優先させて実行させることができ る。

【0073】また、MPU16aは、キャッシュコント ローラ51によるフラッシュ動作が中断されると、リー ドアクセスまたはライトアクセスを実行する。ライトア クセスを行なう場合、キャッシュの対象プロックが既に ダーティ (D=1) で、フラッシュ動作の中断前にフラ (コピーパック)、フラッシュピットSTAT(F)を 50 ッシュが完了していなければ(SA<BA)、メモリエ レメント18aに書き戻して、キャッシュステータスのフラッシュ完了ピットFを「1」にセットしておく。そして、フラッシュ動作を再開した際には、フラッシュ完了ピットFが「1」のプロックについてはメモリエレメント18aへの書き戻しを行なわないことにより、フラッシュ中断に関係なくデータ整合性を保つことができる。

【0074】また、フラッシュ動作中のMPU16aからのアクセス要求によって、キャッシュアロケートが実行される際に、キャッシュオーパフローが発生する場合 10には、追い出すプロックを基本的にはランダム法やLR U法などに基づいて決定するが、さらに有効でないプロック (V=0)、ダーティでないプロック (D=0)を優先的に追い出し、これらのプロックが存在しなければ (V=1, D=1)、フラッシュ動作中断前のフラッシュ動作でフラッシュが完了しておらず、フラッシュ完了ビット下が「1」にセットされていなければ、すなわち本来書き戻す必要があるプロックをメモリエレメント12に書き戻してキャッシュアロケートを行なう。これにより、フラッシュ中断に関係なくデータ整合性を保つこ 20とができる。

【0075】なお、前述した実施例は、図6に示すように、1個のメモリエレメント(ME1)が設けられた設けられた構成として説明しているが、図5に示すようにメモリが2重化されている構成の場合には、2度に渡ってキャッシュフラッシュ動作を行なう必要(それぞれのメモリに対するフラッシュ動作)がある。

【0076】1回目のフラッシュ動作の間にMPUアクセスがあると、ライトヒットで、キャッシュステータスが既にダーティ(STATi (D) = 1)で、フラッシ 30ュピットSTAT (F)が1の時だけ、MPU16aは、キャッシュコントローラのフラッシュ動作を中断させて、リードアクセス要求、ライトアクセス要求を実行することができる。

【0077】この場合、検索アドレスSAと、MPU16aからのアクセスのプロックアドレスBAの大小関係に関わらず(キャッシュ動作中断前に書き戻しが完了しているか否かに関係なく)、ライト動作には、キャッシュフラッシュピットSTAT(F)を「1」にセットす40る。

【0078】また、1回目のフラッシュ動作中は、フラッシュピットSTATi (F)はクリアしない。従って、2回目のフラッシュ動作時には、フラッシュピットSTATi (F)が「1」にセットされたプロックについての書き戻しは実行されない。2回目のフラッシュ動作は、前述した場合と同様の動作をする。

【0079】このようにして、メモリエレメントが2重化されたシステムの場合には、フラッシュ動作を、それぞれのメモリエレメントに対して行なう必要があるが、

16

1つめのメモリエレメントに対するフラッシュ動作中に MPU16aからのアクセス要求があってフラッシュ動 作が中断され、ライトアクセスされると、全ての対象プ ロックのフラッシュ完了ピットFを「1」にセットす る。これにより、1つめのメモリエレメントに対するフ ラッシュ動作の中断を伴うライトアクセスの結果を、2 つめのメモリエレメントに反映させないようにすること ができる。1つめのメモリエレメントに対しても、フラ ッシュ動作中断前にフラッシュが完了しているプロック (SA>BA) であれば書き込みは影響せず、フラッシ ュ動作中断前にフラッシュが完了していないプロック (SA≦BA) であってもフラッシュ完了ビットFを 「1」にセットすることで書き戻されない。MPUのラ イトアクセスによって書き込まれたプロックの内容は、 次回のフラッシュ動作によってメモリエレメントに書き 戻される。こうして、メモリエレメントが2重化された システムであっても、フラッシュ動作を中断させて、M PUのアクセス要求を実行させることができる。

[0080]

【発明の効果】以上詳述したように本発明によれば、フラッシュ動作中にMPUからのアクセス要求があった場合には、フラッシュ動作を中断させて、MPUのアクセスを優先的に実行させるもので、その際にフラッシュ動作中断の前後でデータの整合性が保たれるようにコピーバック、及びキャッシュアロケートを行なうので、MPUは待たされることなく処理を進めることができる。

【図面の簡単な説明】

【図1】本発明の実施例に係わる多重化計算機における キャッシュコントローラの詳細な構成を説明するための プロック図。

【図2】本実施例におけるMPUアドレスMAを説明するための図。

【図3】本実施例におけるキャッシュタグを説明するための図。

【図4】本実施例におけるプロックの追い出しを説明するための図。

【図5】本発明の実施例に係わる多重化計算機の他の構成を示すプロック図。

【図6】多重化計算機の構成の一例を示すプロック図。

【図7】チェックポイント処理を説明するためのシステム構成図。

【符号の説明】


10a…プロセッサエレメント(PE1)、12…メモリエレメント(ME1)、16a…MPU、18a…キャッシュメモリ(CM)、52…タグ(TAG)プロック、53…プロセッサインタフェース(PIF)プロック、54…リードオペレーション(ROP)プロック、55…ライトオペレーション(WOP)プロック、56…キャッシュアロケート(CA)プロック、57…コピラのインののでは、10mmの


特開平8-95861

(10)

17 ション (FOP) プロック、59…システムパスインタ フェース (SIF) プロック。


[図1]






.01

【図6】



【図7】



THIS PAGE BLANK (USPTO)